http://www-06.ibm.com/jp/solutions/deepcomputing/events/pdf/080610_Cell_Strat_JHC_Japan.pdf
- PowerXCell 32ii (2 x PPE' + 32 x SPE') is replaced by PowerXCell 32iv (4 x PPE' + 32 x eSPE)
- higher frequency (~3.8GHz)
- 100% backword compatible
- Performance on PPE significantly better
- Performance per SPE equal or better (Significantly better on applications that benefit from new instructions)
- Better inter-SPE latency
- More on-chip memory (Is it mean LS will be larger than 256KB?)
- Better main memory latency and bandwidth

另外还有roadmap：http://forum.beyond3d.com/showthread.php?t=48722

939 ：MACオタ：2008/06/22(日) 00:27:13 ID:7EkjfsSX
6/10のセミナー資料、もう少し掘っていたら次世代CELLについて言及した別のがあったす。
http://www-06.ibm.com/jp/solutions/deepcomputing/events/pdf/080610_Cell_Strat_JHC_Japan.pdf
　・従来型Cell/B.E.わ2009年に45nmプロセス化
　・以前のロードマップにあった2*PPE + 32*SPEの"PowerXCell 32ii"わキャンセル。代わりに
　　4*PPE + 32*SPEの"PowerXCell 32iv"へ。
　・PowerXCell 32ivの世代でPPEに手を入れる -> PPE' へ
　・同じくSPEわ"eSPE"に進化
　・クロックも上げる、～3.8GHz
　・その他PowerXCell 32iv世代の特徴わ、下記の通り
　　- 100% backward compatible
　　- PPE性能わ大幅向上
　　- SPEわ新命令追加以外わ現状並 (新命令セットを使用するソフトわ大幅に性能向上)
　　- SPE間の通信レイテンシ削減
　　- More on-chip memory (LS増量か？)
　　- メインメモリアクセスの大域幅増強とレイテンシ削減

PS4的CELL会用1T带宽的XDR3么？

[posted by wap, platform: iPhone]

11.11.11 11:11:11发售