Board logo

标题: [硬件改造] SFC时钟修正(已更新) [打印本页]

作者: nvnv-sunny    时间: 2015-5-30 14:11     标题: SFC时钟修正(已更新)

之所以要研究这个时钟问题,原因是我用烧录卡运行几个游戏时发现画面存在异常(街霸plus和沙罗曼蛇III),表现为某些游戏中的特定场景的画面会出现横向随机的干扰条纹。一开始以为是我自己做的那个视频转换盒的同步信号造成(同步信号异常也会造成这类现象),但是后来发现不是,使用av输出也同样存在这个问题,只是没有RGB那么明显。之后又怀疑是视频编码电路的问题,经过测试也让我排除。在我百思不得其解的时候,正巧我手捏着主板移动位置,突然发现画面上的干扰成倍增加,经过检查,手触碰的真好是cpu时钟电路部分。终于让我发现了问题的元凶。

因为时钟信号不标准所表现出来的画面问题,画面呈现出不同程度的随机干扰。
[attach]756577[/attach]

但是为什么时钟会影响画面?我只能说,在一些对时序要求非常高的游戏中,稍微有一些时序的不一致,时序的提前或者滞后,都有可能导致各种问题的发生,尤其是SFC,其时钟电路尤其复杂,这里暂时不做讨论。
我们先看下修正前的SFC时钟电路输出的波形。下图中,最长的一条红色线条为整个波形的中心轴,两条红色的短线条宽度相同。比较上端波形我们可以发现,下端波形的下降转上升的速度比较慢,出现了一个比较大的弧度,而且可以看到波形的上端和下端中的波形宽度是不一致的。如图所示,如果下端的宽度小于上端的宽度,那么在实际时序中可能表现出的就是程序滞后执行,这应该就是导致画面干扰的主要原因吧。
[attach]756542[/attach]

再看看修正后的波形,上端和下端中的波形宽度基本上是一致,抛物线的上下转角也基本上相同,保证了时序的准确性,所以在游戏中就不再会有画面干扰的问题。
[attach]756543[/attach]

看下两个波形的混合比较,差异一目了然。
[attach]756544[/attach]

借此再衍生出一个问题,SFC的CPU是否可以像MD那样随意超频,并且运行游戏基本上不存在什么问题,这还有待测试研究,目前看时序的稍微变化就会导致画面异常,这个应该和程序的开发也有一定原因。由于以上内容已经超出个人知识范围,可能存在一些误导或者错误,也请专业人事批评指正。

[ 本帖最后由 nvnv-sunny 于 2015-5-30 18:13 编辑 ]
作者: xiaodd    时间: 2015-5-30 16:47

不知道要干什么?
作者: wang_h_r    时间: 2015-5-30 16:48

posted by wap, platform: 华为
CPU频率?这有啥用
作者: paulj    时间: 2015-5-30 16:56

posted by wap, platform: iPhone
求科普,修正了有啥用?
作者: nvnv-sunny    时间: 2015-5-30 18:14

已更新,谢谢关注
作者: 萝卜    时间: 2015-5-30 18:17

这个问题我也有机器遇到过,不过就当是机器坏了直接换一台
作者: nvnv-sunny    时间: 2015-5-30 18:23     标题: 回复 7# 的帖子

其实机器是没问题的,嘿嘿
作者: lemonninja    时间: 2015-5-30 19:48

cpu和ppu都是同一个时钟信号分频来的啊,ppu的画面输出就和NTSC信号或者PAL的信号不同步了啊。
作者: chuchuchu    时间: 2015-5-30 23:23

posted by wap, platform: iPad
实机都有这种问题,模拟器更要被喷成翔了
作者: SONIC3D    时间: 2015-5-31 00:29

。。。。。屌炸天。。。。
作者: 备常炭    时间: 2015-5-31 10:42

为什么这种帖子还会被扣祭扫?算寻衅滋事么?
作者: 海腹川背    时间: 2015-5-31 10:47

这帖子很好啊。
作者: nvnv-sunny    时间: 2015-5-31 10:50     标题: 回复 11# 的帖子

SONIC3D兄,有空也请分析性我推断是否正确。有朋友说波形的下降不会影响时序,但是从整个波形上讲,修正前的波形的确引起了问题
作者: nvnv-sunny    时间: 2015-5-31 11:00     标题: 回复 13# 的帖子

谢谢支持
作者: 备常炭    时间: 2015-5-31 11:07

引用:
原帖由 nvnv-sunny 于 2015-5-31 10:50 发表
SONIC3D兄,有空也请分析性我推断是否正确。有朋友说波形的下降不会影响时序,但是从整个波形上讲,修正前的波形的确引起了问题
当然会影响时序,不懂数电的才会说不影响。

大量门电路组合成时序电路,时钟的传递本来就受各种门延迟影响很难完美一致,这也是为什么FPGA设计中最难的是时序收敛。
作者: nvnv-sunny    时间: 2015-5-31 15:37     标题: 回复 16# 的帖子

谢谢分享,学习了
作者: yangjuniori    时间: 2015-5-31 15:54

posted by wap, platform: iPhone
模拟器能弄出这个问题吗    还有 各个分辨率实际刷新率是多少
作者: nvnv-sunny    时间: 2015-6-1 22:09     标题: 回复 18# 的帖子

模拟器就不知道了,应该不会有这个问题,分辨率我就没办法测得了
作者: conda    时间: 2015-6-4 12:13     标题: 回复 1# 的帖子

LZ 研究得满专业的。SFC 的确对时序要求比较严格,超频 CPU 的话要考虑很多时序问题。
请问 LZ 是如何修正的时钟电路呢?另外晶振的频率是不是应该 21.47727MHz(也就是 NTSC 彩色副载波频率的整数倍)?

[ 本帖最后由 conda 于 2015-6-6 17:25 编辑 ]
作者: nvnv-sunny    时间: 2015-6-5 18:57     标题: 回复 20# 的帖子

晶振是这个没错,修改就是在晶振电路修改电容参数
作者: 备常炭    时间: 2015-6-5 20:18

引用:
原帖由 nvnv-sunny 于 2015-6-5 18:57 发表
晶振是这个没错,修改就是在晶振电路修改电容参数
试过有源晶振吗?
作者: nvnv-sunny    时间: 2015-6-5 22:54     标题: 回复 22# 的帖子

有源的波形更加难看,好波形的晶振很难找的
作者: Advanced    时间: 2015-6-7 15:08

挺楼主专业研究!!!
不懂技术,想问下楼主,部分sfc主机因为时钟原因出现画面问题,简单说是不是就是电子器件的老化损坏所致,还是说设计就有问题?
购买sfc主机时如何排查这种问题?
作者: nvnv-sunny    时间: 2015-6-7 19:19     标题: 回复 24# 的帖子

个人觉得是电路设计问题。
作者: 备常炭    时间: 2015-6-7 22:38

引用:
原帖由 nvnv-sunny 于 2015-6-5 22:54 发表
有源的波形更加难看,好波形的晶振很难找的
数字电路不是模拟要看波形的完美,而是看能否在恰当的时机触发
作者: nvnv-sunny    时间: 2015-6-9 22:45     标题: 回复 26# 的帖子

受教了,谢谢分享




欢迎光临 TGFC Lifestyle (http://tgfcer.com/) Powered by Discuz! 6.0.0