这个无论看不看好，我还是表示支持

那些冷嘲热讽的就算了吧

现在全地球的cpu技术都在美国手里，这样垄断下去对消费者并不好。。。。。。

转一篇相关的博文
http://blog.sina.com.cn/s/blog_53d5f2e30100k1eb.html

总公司应该是在香港注册的吧，Catherine貌似不错:D

安卓，软件需要重编译……

这种东西，装备到国内的山寨猴……

细想，甚怖……

自主指令集。。。
这才叫真正的自主知识产权。。。
就看市场推广程度了，
如果山寨猴都用的话。。。
不敢想了。。。

听名字就知道不是好东西

引用:

原帖由 dboy99 于 2012-1-18 09:21 发表
搜了一下，发现这家公司还是有料的啊，两个创始人都出身于SGI，一个在nVIDIA呆了7年，技术负责人，搞GPU设计；另一个Fred Chow，SGI和MIPS编译器的首席科学家，搞出了第一个支持AMD Opteron x64的PathScale编译器。

如果是这样的话，可信度突然高了几个数量级

技术领导
梅思行：首席技术官
在半导体行业具有30多年工作经验，擅长于微处理器和图型处理器架构的研发和设计。于1997至2004的7年间，作为目前世界顶级图形处理器供应商 nVIDIA 的主架构师之一，直接参与了数代NVIDIA图形处理器芯片中的流处理器架构和硬件设计 ，包括第一代 GeForce, 第一代 Xbox芯片，以及 G80处理器 。在此之前，也曾于多家美国公司 SGI, IBM, LSI Logic 担任多个不同类型微处理器项目的主要工程师。拥有30多个美国专利；其中包括：第一个图形处理器（ GPU）； 第一个可编程GPU及第一个通用 GPU (GPGPU) 。此三个“第一”在行业中具有更新换代里程碑的重要意义。Simon持有美国伊利诺州大学香槟分校(Urbana-Champaign) 计算机工程学士和硕士学位。2006年回到中国并出任一家芯片设计公司的首席技术官及合伙人。
Fred Chow: 首席科学家兼副总裁
世界著名编译器专家, 是被编译界普遍采用的Open64编译器的首席架构师, 在编译器和系统软件行业具有30年以上的工作及研发经验,并享有极高的学术声誉。曾任MIPS主要工程师，SGI (Silicon Graphics, Inc.) 首席科学家, PathScale 编译器工程部董事负责人。拥有8个美国专利，发表过20多篇学术性文章。持有多伦多大学计算机 科学学士学位，美国史坦福大学计算机工程学硕士及博士学位，是现任史坦福大学校长John Hennessy博士的得意门生

[ 本帖最后由 catxing 于 2012-1-18 11:07 编辑 ]

两个牛人都是华人，不难理解

我看了下这个公司首席技术官的专利
让我想起一个东西
Alpha 21464，也就是EV8

那是一个多核处理器蒙昧时代的设计
当时的人们还不是特别清楚如何设计多核处理器

多核处理器是什么样子的呢？
蒙昧时期有两个方向，一个是在一个芯片上简单复制两个核心实现片上的SMP，这条概念实现是IBM的Power4，以及现在几乎所有的多核芯片。
另一个方向，就是制造一个发射宽度为一般处理器两倍的超标量核心，然后在上面跑两个线程，这个概念就是DEC的EV8，然后没有做出来DEC就死掉了，而其团队成员将这份资源带到了AMD，其相关的专利早在K8问世之前就已经注册完毕了，距今超过10年，其成果就是振聋发聩的推土机……当然，其实设计推土机的人和当时向AMD贡献EV8设计的DEC成员基本上不是一批人。

我们再回到ICUBE首席技术官的专利
这个专利就是重新思考在单片上集成CPU和DSP的方法
如果把在一个芯片上集成两个分离的CPU和DSP的通常的方法比做多核CPU那就是Power4路线，就是现在主流多核处理器的路线。
而这个专利上面的设计则就可以比作EV8路线。
这个处理器设计，既有CPU上比较有意义的数据缓存，也有DSP上比较有意义的集成SRAM；既有CPU上比较有意义的ALU/LS单元（这是做分支用的），也有DSP上比较有意义的专用累加器和可以做傅立叶变换的专用单元；然后还有一些两者皆适用的。
单个处理器整一个执行单元的能力是4发射，但是实际上运行的是一个2发射的CPU线程和一个2发射的DSP线程。

这个专利对应的设计好不好没能力细谈了
实际上这个专利设计肯定不等于现在的MVP核心
但是从多线程，和一个处理器又跑CPU又跑GPU来看，显然两者是有联系的。
具体的设计不清楚，但是指标是非常高的

这张图还谦虚了
其中DMIPS/Mhz指标，根据上面的DMIPS和Mhz来算一下，就可以看到MVP的4.3这个成绩是单核心的，而那些是整个SOC芯片的。
实际上1004K、1074K、Cortex A9的单核DMIPS/Mhz，是1.5、2和2.5（这也是mips和arm官网上的指标），那是远远逊于4.3的。
就算这个处理器单线程性能不突出，任何情况下都是4个线程平分这4.3的性能，单线程的DMIPS/Mhz是1.1左右，那这个600mhz的性能也约等于4枚600mhz的ARM9。

DMIPS/Mhz这个指标说老实话水分很大。

等AMD的真Fusion出来看看是个什么样子吧

补个IC1的核心图

图形运算16线程……
视频图像运算都有10线程……
原来4线程还只是对CPU任务而言的……

有老外评论说这个东西的最大卖点是65nm下2.8mm^2的内核面积，如果用40NM工艺就能在一个常规PC处理器的封装面积内（200mm^2）封入100个以上的核心，细思甚惧啊！！！

ps.补一个单核心的对比图


[ 本帖最后由 dboy99 于 2012-1-18 17:28 编辑 ]

进来看技术宅的……

你们说的每一个字我都认得，连到一起我就读不懂了……

引用:

原帖由 dboy99 于 2012-1-18 17:25 发表
有老外评论说这个东西的最大卖点是65nm下2.8mm^2的内核面积，如果用40NM工艺就能在一个常规PC处理器的封装面积内（200mm^2）封入100个以上的核心，细思甚惧啊！！！

ARM11在65nm下的核心面积是1.77mm^2
也没看到100个以上核心的ARM11什么的……
实际上做出来的单核心产品面积也往往在20mm^2之上。